电子技术基础（数字部分 第6版） 在线下载 pdf mobi 2025 epub 电子版

本书被评为“十二五”普通高等教育本科国家级规划教材。上一版为普通高等教育“十五”国家级规划教材，第四版为面向21世纪课程教材，荣获2002年全国普通高等学校优秀教材一等奖。

本次修订弱化了中规模集成芯片的应用，将组合与时序单元电路作为宏模型介绍，加强应用FPGA、CPLD进行数字系统设计的内容。加强低电源电压器件及其接口内容，消减TTL系列的内容。增加CMOS通用电路中小逻辑与宽总线内容的介绍。加强应用Verilog语言描述组合及时序单元电路的例题。

全书共11章，分别是：数字逻辑概论，逻辑代数与硬件描述语言基础，逻辑门电路，组合逻辑电路，锁存器和触发器，时序逻辑电路，半导体存储器，CPLD和FPGA，脉冲波形的变换与产生，数模与模数转换器，数字系统设计基础。附录中列出EDA工具Quartus Ⅱ 9.0简介，电气简图用图形符号 二进制逻辑单元(GB/T 4728.12—1996)简介，常用逻辑符号对照表。

本书可作为高等学校电气类、电子信息类、自动化类等专业“数字电子技术基础”课程的教材，也可供相关工程技术人员参考。

前辅文

1 数字逻辑概论

1.1 数字信号与数字电路

1.1.1 数字技术的发展及其应用

1.1.2 数字集成电路的分类及特点

1.1.3 模拟信号和数字信号

1.1.4 数字信号的描述方法

1.2 数制

1.2.1 十进制

1.2.2 二进制

1.2.3 十-二进制之间的转换

1.2.4 十六进制和八进制

1.3 二进制数的算术运算

1.3.1 无符号二进制数的算术运算

1.3.2 带符号二进制数的减法运算

1.4 二进制代码

1.4.1 二-十进制码

1.4.2 格雷码

1.4.3 ASCII码

1.5 二值逻辑变量与基本逻辑运算

1.6 逻辑函数及其表示方法

1.6.1 逻辑函数的几种表示方法

1.6.2 逻辑函数表示方法之间的转换

小结

习题

2 逻辑代数与硬件描述语言基础

2.1 逻辑代数的基本定律和规则

2.1.1 逻辑代数的基本定律和恒等式

2.1.2 逻辑代数的基本规则

2.2 逻辑函数表达式的形式

2.2.1 逻辑函数表达式的基本形式

2.2.2 最小项与最小项表达式

2.2.3 最大项与最大项表达式

2.3 逻辑函数的代数化简法

2.3.1 逻辑函数的最简形式

2.3.2 逻辑函数的代数化简法

2.4 逻辑函数的卡诺图化简法

2.4.1 用卡诺图表示逻辑函数

2.4.2 用卡诺图化简逻辑函数

2.5 硬件描述语言Verilog HDL基础

2.5.1 Verilog语言的基本语法规则

2.5.2 变量的数据类型

2.5.3 运算符及其优先级

2.5.4 Verilog内部的基本门级元件

2.5.5 Verilog程序的基本结构

2.5.6 逻辑功能的仿真与测试

小结

习题

3 逻辑门电路

3.1 逻辑门电路简介

3.1.1 各种逻辑门电路系列简介

3.1.2 开关电路

3.2 基本CMOS逻辑门电路

3.2.1 MOS管及其开关特性

3.2.2 CMOS反相器

3.2.3 其他基本CMOS逻辑门电路

3.2.4 CMOS传输门

3.3 CMOS逻辑门电路的不同输出结构及参数

3.3.1 CMOS逻辑门的保护和缓冲电路

3.3.2 CMOS漏极开路门和三态输出门电路

3.3.3 CMOS逻辑门电路的重要技术参数

3.4 类NMOS和BiCMOS逻辑门电路

3.4.1 类NMOS门电路

3.4.2 BiCMOS门电路

3.5 TTL逻辑门电路

3.5.1 BJT的开关特性

3.5.2 TTL反相器的基本电路

3.5.3 改进型TTL门电路——抗饱和TTL门电路

3.5.4 TTL系列门电路特性参数比较

*3.6 ECL逻辑门电路

3.7 逻辑描述中的几个问题

3.7.1 正负逻辑问题

3.7.2 基本逻辑门的等效符号及其应用

3.8 逻辑门电路使用中的几个实际问题

3.8.1 各系列逻辑门电路之间的接口问题

3.8.2 逻辑门电路驱动其他负载时的接口

3.8.3 抗干扰措施

3.8.4 CMOS通用逻辑电路中的小尺寸逻辑和宽总线系列

3.9 用Verilog HDL描述CMOS门电路

3.9.1 CMOS门电路的Verilog建模

3.9.2 CMOS传输门电路的Verilog建模

小结

习题

4 组合逻辑电路

4.1 组合逻辑电路的分析

4.1.1 组合逻辑电路的定义

4.1.2 组合逻辑电路的分析方法

4.2 组合逻辑电路的设计

4.2.1 组合逻辑电路的设计过程

4.2.2 组合逻辑电路的优化实现

4.3 组合逻辑电路中的竞争-冒险

4.3.1 产生竞争-冒险的原因

4.3.2 消去竞争-冒险的方法

4.4 若干典型的组合逻辑电路

4.4.1 编码器

4.4.2 译码器/数据分配器

4.4.3 数据选择器

4.4.4 数值比较器

4.4.5 算术运算电路

4.5 组合可编程逻辑器件

4.5.1 PLD的结构、表示方法及分类

4.5.2 组合逻辑电路的PLD实现

4.6 用Verilog HDL描述组合逻辑电路

4.6.1 组合逻辑电路的行为级建模

4.6.2 分模块、分层次的电路设计

小结

习题

5 锁存器和触发器

5.1 基本双稳态电路

5.1.1 双稳态的概念

5.1.2 最基本的双稳态电路

5.2 SR锁存器

5.2.1 基本SR锁存器

5.2.2 门控SR锁存器

5.3 D锁存器

5.3.1 D锁存器的电路结构

5.3.2 典型的D锁存器集成电路

5.3.3 D锁存器的动态特性

5.4 触发器的电路结构和工作原理

5.4.1 主从D触发器的电路结构和工作原理

5.4.2 典型的主从D触发器集成电路

5.4.3 主从D触发器的动态特性

5.4.4 其他电路结构的触发器

5.5 触发器的逻辑功能

5.5.1 D触发器

5.5.2 JK触发器

5.5.3 T触发器

5.5.4 SR触发器

5.5.5 D触发器逻辑功能的转换

5.6 用Verilog HDL描述锁存器和触发器

5.6.1 时序逻辑电路建模基础

5.6.2 锁存器和触发器的Verilog建模实例

小结

习题

6 时序逻辑电路

6.1 时序逻辑电路的基本概念

6.1.1 时序逻辑电路的基本结构与分类

6.1.2 时序逻辑电路功能的表达

6.2 同步时序逻辑电路的分析

6.2.1 分析同步时序逻辑电路的一般步骤

6.2.2 同步时序逻辑电路分析举例

6.3 同步时序逻辑电路的设计

6.3.1 设计同步时序逻辑电路的一般步骤

6.3.2 同步时序逻辑电路设计举例

6.3.3 同步时序逻辑电路中的时钟偏移

6.4 异步时序逻辑电路的分析

6.5 若干典型的时序逻辑电路

6.5.1 寄存器和移位寄存器

6.5.2 计数器

6.6 简单的时序可编程逻辑器件GAL

6.6.1 GAL的结构

6.6.2 GAL中的输出逻辑宏单元

6.6.3 GAL的结构控制字

6.7 用Verilog HDL描述时序逻辑电路

6.7.1 移位寄存器的Verilog建模

6.7.2 计数器的Verilog建模

6.7.3 状态图的Verilog建模

6.7.4 数字钟的Verilog建模

小结

习题

7 半导体存储器

7.1 只读存储器

7.1.1 ROM的基本结构

7.1.2 二维译码与存储阵列

7.1.3 可编程ROM

7.1.4 ROM读操作实例

7.1.5 ROM应用举例

7.2 随机存取存储器

7.2.1 SRAM

7.2.2 同步SRAM

7.2.3 DRAM

7.2.4 存储容量的扩展

7.2.5 RAM应用举例

小结

习题

8 CPLD和FPGA

8.1 复杂可编程逻辑器件(CPLD)简介

8.2 现场可编程门阵列(FPGA)

8.2.1 FPGA中编程实现逻辑功能的基本原理

8.2.2 FPGA的结构简介

8.3 可编程逻辑器件开发过程简介

8.4 用EDA技术和可编程器件的设计例题

小结

习题

9 脉冲波形的变换与产生

9.1 单稳态触发器

9.1.1 用门电路组成的单稳态触发器

9.1.2 集成单稳态触发器

9.1.3 单稳态触发器的应用

9.2 施密特触发器

9.2.1 用门电路组成的施密特触发器

9.2.2 集成施密特触发器

9.2.3 施密特触发器的应用

9.3 多谐振荡器

9.3.1 门电路组成的多谐振荡器

9.3.2 用施密特触发器构成多谐振荡器

9.3.3 石英晶体多谐振荡器

9.4 555定时器及其应用

9.4.1 555定时器

9.4.2 用555组成的施密特触发器

9.4.3 用555组成的单稳态触发器

9.4.4 用555组成的多谐振荡器

小结

习题

10 数模与模数转换器

10.1 D/A转换器

10.1.1 D/A转换器的输入/输出特性及其结构框图

10.1.2 D/A转换器的基本原理

10.1.3 倒T形电阻网络D/A转换器

10.1.4 权电流型D/A转换器

*10.1.5 权电容网络D/A转换器

10.1.6 D/A转换器的输出方式

10.1.7 D/A转换器的主要技术指标

10.1.8 D/A转换器的应用

10.2 A/D转换器

10.2.1 A/D转换的一般工作过程

10.2.2 并行比较型A/D转换器

10.2.3 逐次比较型A/D转换器

10.2.4 双积分式A/D转换器

10.2.5 A/D转换器的主要技术指标

10.2.6 集成A/D转换器及其应用

小结

习题

*11 数字系统设计基础

11.1 数字系统概述

11.1.1 数字系统的组成

11.1.2 数字系统的设计方法

11.1.3 数字系统的实现

11.2 算法状态机

11.2.1 ASM图形符号

11.2.2 ASM图与状态图

11.3 交通信号灯控制系统

11.3.1 交通信号灯控制系统ASM图

11.3.2 用典型电路基本模块实现交通灯控制系统

11.3.3 用可编程逻辑器件实现交通灯控制系统

11.4 数字密码锁

11.4.1 数字密码锁的ASM图

11.4.2 用典型电路基本模块实现数字密码锁

11.4.3 用可编程逻辑器件实现数字密码锁

小结

习题

附录A EDA工具Quartus Ⅱ 9.0简介

A.1 Quartus Ⅱ 9.0软件主界面

A.2 Quartus Ⅱ的设计流程

A.3 设计与仿真的过程

A.3.1 建立新的设计项目

A.3.2 输入设计文件

A.3.3 编译设计文件

A.3.4 设计项目的仿真验证

A.4 引脚分配与器件编程

A.4.1 引脚分配

A.4.2 对目标器件编程

附录B 电气简图用图形符号——二进制逻辑单元(GB/T 4728.12—1996)简介

B.1 二进制逻辑单元图形符号的组成

B.2 限定性符号

B.3 关联标注法

附录C 常用逻辑符号对照表

部分习题答案

索引(汉英对照)

参考文献

暂无相关内容，正在全力查找中

暂无出版社相关信息，正在全力查找中！

暂无相关书籍摘录，正在全力查找中！

在线阅读地址：电子技术基础（数字部分 第6版）在线阅读

在线听书地址：电子技术基础（数字部分 第6版）在线收听

在线购买地址：电子技术基础（数字部分 第6版）在线购买

暂无原文赏析，正在全力查找中！

书籍介绍

本书被评为“十二五”普通高等教育本科国家级规划教材。上一版为普通高等教育“十五”国家级规划教材，第四版为面向21世纪课程教材，荣获2002年全国普通高等学校优秀教材一等奖。

本次修订弱化了中规模集成芯片的应用，将组合与时序单元电路作为宏模型介绍，加强应用FPGA、CPLD进行数字系统设计的内容。加强低电源电压器件及其接口内容，消减TTL系列的内容。增加CMOS通用电路中小逻辑与宽总线内容的介绍。加强应用Verilog语言描述组合及时序单元电路的例题。

全书共11章，分别是：数字逻辑概论，逻辑代数与硬件描述语言基础，逻辑门电路，组合逻辑电路，锁存器和触发器，时序逻辑电路，半导体存储器，CPLD和FPGA，脉冲波形的变换与产生，数模与模数转换器，数字系统设计基础。附录中列出EDA工具Quartus Ⅱ 9.0简介，电气简图用图形符号 二进制逻辑单元(GB/T 4728.12—1996)简介，常用逻辑符号对照表。

本书可作为高等学校电气类、电子信息类、自动化类等专业“数字电子技术基础”课程的教材，也可供相关工程技术人员参考。

• 作者：(⊙o⊙)… 发布时间：2022-03-23 21:09:31

  听的

• 作者：用户烂钞票 发布时间：2020-03-08 13:06:16

  老师给我打了86分，实际考了84，不太好

• 作者：岱小鹅 发布时间：2018-09-18 14:45:34

  太差了，肤浅而应付

• 作者：卡尔 弗兰兹 发布时间：2024-01-22 00:57:37

  基础中的基础

• 作者：雨眠 发布时间：2023-03-07 13:29:34

  亲子阅读

• 作者：格拉马杜 发布时间：2022-12-31 17:23:25

  上世纪剧情➕“监控”两个字的壳子，没一点营养的小说。

• 一本不错的学术传记

  作者：如果你听得见吗 发布时间：2019-06-10 00:35:29

  这是一本标准的学术传记，作为人物传记私以为略好于李治安版忽必烈传，李版特点太过明显，精于政治和制度史而其余方面颇为薄弱——朱版更像一本传记。

  本书从成吉思汗的遗产写起，将忽必烈之前的三汗在位时期的部分争议问题也详细的描述了，比如贵由蒙哥之死的辨析。然后叙述传主忽必烈开幕府于金莲川以汉法治理汉地，带兵出征大理，历经阿蓝答儿勾考之低谷，一直到攻鄂州回师与阿里不哥争汗位，诸将争取川陇和阿里不哥大打出手，最后称帝建元。这是标准的传记写法，以政治史传主人生历经为主叙述过程详细，分析深入有理有据，有大量的引用史料，这对于一般读者有点像史料汇编，不太友好，但对于一定水平读者来说就原汁原味了。

  此后是建国制度，统一战争，科技，宗教，文化，分章而述，有很多表，一目了然。特别的专门设章节介绍元初政治史有重大影响的李璮之乱和世祖朝的四位理财家，对于王文统、卢世荣之死也做出辨析，认为他二人被一股脑儿和阿合马、桑哥等并列为奸臣，实属冤枉。在对外战争一节中，对越战争太过简略，差评！对缅战争比较详细，用到一些考据论文，认为对缅首战并非传统看法所见。对日战争有用到日本学者的论文，但诸如高丽船工偷工减料，日军战法为散兵游勇单打独斗流的观点，也已经落后了，这章不太满意。

  在诸王之王一节中，除了提到和忽必烈作对的海都，笃哇，乃颜，昔里吉等诸王之乱，还叙述了四大汗国，特别是和元朝关系最好的伊利汗国几位著名的大汗阿八哈，阿鲁浑，合赞时期的内政军事，这在同类传记中比较少见，还特别提到了伊利汗国和元朝互相挖墙脚使用官员，比如平宋统帅伯颜就是忽必烈从伊利汗国挖过来的。

  还专门设有一章介绍《马可波罗行纪》，这也算是本传特色了，印象比较深还有作者在统一战争一节中，不惜笔墨大量篇幅描写文天祥的事迹和其被俘以后不屈不挠英勇就义，作者认为认可元灭宋是统一战争的同时，也不应该忘却那些为本民族生死存亡，英勇奋战的人们。

  最后一章就是总结性质，先是提到忽必烈的接班人问题，设立的皇太子制度徒有名儿，实际上在整个元朝并未起到什么作用，元朝中后期的皇位传递都是内讧，动乱不堪。然后是忽必烈本人的评价问题，作者列举了元史，新元史，蒙兀儿史记，草原帝国，史集几种基本史料的评价，在汇集近代以来中外史学家对元世祖的评价，最后得出自己的结论，认为忽必烈是一代伟人，足以和秦皇汉武唐宗宋祖成吉思汗相提并论，这个评价显然是过誉了，但也可以看出忽必烈的影响力确实不低，比上不足比下有余吧。在帝王行列中，也算是一代开国帝王。

• 家庭是毕生学问

  作者：涓涓始流 发布时间：2016-08-27 11:15:29

  学习婚姻家庭治疗的时候，老师们推荐了这本书，当时买了却读不进去，时隔四五年重读，正好在家赋闲，看着自己与父母一家三口的朝夕相处，比着书里的故事，才觉出这书的好处。

  不擅长做读书笔记，只浅浅地谈一点整体的感受。

  首先，书中的家庭故事很有代表性，虽然存在文化差异，加上读这本书之前刚读了毛姆的《月亮和六便士》，没出过国门的我不禁感叹异国文化中类似“游牧”的情结。但无论“安土重迁”或是“随遇而安”，家庭的形象与模式总是有相似的脉络与核心，因此也总会有如在身边的感受，促使自己去反省自己的家庭，自己的恋爱观、婚姻观，有受益，且可在未来漫长的人生旅途中不断探索检验。

  其次，很认同米纽秦的观点，家庭是一个流动的过程，且不存在一种特定标准的结点。书中的故事有团圆，也有拒绝与中断，更有家庭分裂而小单元修复的结局，充满辩证，在世俗观念中划出了一条缝隙，耐人深思。

  最后，大概自己对专业书籍涉猎太少见识短浅，书中翻译出的一些词汇令我费解，似乎也有一点点翻译编辑的语病，逻辑连贯会有困难。